Marktbericht für Fan-Out-Gehäuse: Größe, Marktanteil und Trendanalyse nach Typ (Core-Fan-Out, High-Density Fan-Out, Ultra High-Density Fan-Out), Trägertyp (200 mm, 300 mm, Panel), Geschäftsmodell (OSAT, Foundry, IDM) und Region (Nordamerika, Europa, Asien-Pazifik, Naher Osten und Afrika, Lateinamerika), Prognosen, 2025–2033

Wachstumsfaktoren des Marktes für Fächerverpackungen

Entwicklung von Hochleistungsrechnern und 5G-Funknetzwerken

Das Wachstum von 5G-Mobilfunknetzen und Hochleistungsrechnern dürfte die Nachfrage im Prognosezeitraum deutlich ankurbeln. Fan-Out-Packaging verzeichnet ein signifikantes Wachstum in Anwendungen mit geringen Übertragungsverlusten und hoher Antennenleistung, wie beispielsweise Antennae-in-Packages (AiPs). Diese zielen darauf ab, Signalverluste durch kürzere Verbindungsleitungen zu reduzieren, da die große Bandbreite höherfrequente Millimeterwellen-Lösungen (mmWave) erfordert. Darüber hinaus zerlegen mehrere bedeutende 5G-Elektronikunternehmen System-on-Chip (SoC)-Chips in zahlreiche kleinere, unabhängige Chips mit jeweils unterschiedlichen Funktionen. Die Marktexpansion der Fan-Out-Packaging-Technologie dürfte durch die zunehmende Einführung von … beschleunigt werden.5G-Geräterund um den Globus.

Anwendungen für Hochleistungsrechner werden die Entwicklung dieser Technologie im prognostizierten Zeitraum voraussichtlich weiter vorantreiben. So haben beispielsweise das Institut für Mikroelektronik (IME) der Agentur für Wissenschaft, Technologie und Forschung (A*STAR) und Soitec (Euronext Paris) kürzlich ein Kooperationsprogramm zur Entwicklung und Integration eines neuartigen Schichttransfermechanismus gestartet. Das neue, kostengünstige Verfahren ermöglicht verbesserte Leistung, höhere Energieeffizienz und eine gesteigerte Produktausbeute.

Marktbeschränkung

Produktionsherausforderungen in Bezug auf Fertigung und Kosten

Die neueste Generation von Fan-Out-Packaging-Technologien mit hoher Packungsdichte strebt eine Linien-/Abstandsgrenze von 1 m und darüber hinaus an. Dies ist ein Meilenstein für die Branche, da die Entwicklung von Fan-Out-Packaging mit höherer Packungsdichte komplexere Strukturen mit feineren Leiterbahnen ermöglicht. Fan-Out-Technologien funktionieren bei solch entscheidenden Dimensionen besser, stehen jedoch vor zahlreichen Fertigungs- und Finanzierungshürden, bevor sie die 1-m-Grenze überwinden können. Verformung oder Waferwölbung ist eines der Hauptprobleme bei Fan-Out-Technologien, und die Chipplatzierung beeinflusst ebenfalls die Wafer-Planarität und belastet die Chips. Die Chipverschiebung erschwert die Ausrichtung und die Lithografieschritte. Diese Produktionsschwierigkeiten bremsen das Marktwachstum.

Eine weitere große Herausforderung ist die Herstellung von RDLs (Rapid Diffusion Layers), da die Industrie derzeit die Produktion mit RDLs im Bereich von 5–5 m, einschließlich 2–2 m, durchführt. Höhere Produktionsausbeuten sind begrenzt, da die Probleme zunehmen, wenn sich die Fächerung auf 1–1 m und darüber hinaus erweitert. Um den Widerstand der Metallleitungen zu reduzieren, muss die Kupferdicke während des RDL-Prozesses maximiert werden.

Marktchance

Steigende Nachfrage nach Fächerverpackungen

OEMs im gesamten Markt drängen ihre Auftragsfertiger massiv zur Einführung neuer Substratgrößen und Verpackungsmethoden, um Kosteneinsparungen zu erzielen. Die Lieferkette begann vor fünf Jahren mit der Entwicklung erster Prototypen von Maschinen zur Panel-Verpackung und Prozessverbesserungen; die Pilotproduktion dieser Produkte startete 2020. Mehrere Vorreiter planen, 2021 mit verschiedenen Produkten in die Serienfertigung überzugehen. Marktführer wie Nepes, Samsung und Powertech International (PTI) stehen kurz vor dem Abschluss ihrer technischen Qualifizierungen. Gleichzeitig wird erwartet, dass größere Anbieter wie Amkor Technology, ASE Group und ESWIN die Technologie in den kommenden Jahren übernehmen werden. Die Branche dürfte sich aufgrund der nächsten Generation technologischer Fortschritte, darunter System-in-Package (SiP), KI-Lösungen und High-Performance-Computing-Anwendungen (HPC), in Richtung größerer Gehäuse bewegen. Grund dafür ist, dass Waferabmessungen und -formen die Substratnutzung stark einschränken und somit die Gesamtbetriebskosten erhöhen.

Regionalanalyse

Asien-Pazifik dominiert den Weltmarkt

Der asiatisch-pazifische Raum ist der bedeutendste Marktteilnehmer im globalen Fan-Out-Packaging-Markt und wird voraussichtlich im Prognosezeitraum mit einer durchschnittlichen jährlichen Wachstumsrate (CAGR) von 21,80 % wachsen. Panel-Level Fan-Out Packaging (FOWLP), eine Technologie der nächsten Generation, die die Kosten heutiger Fan-Out-Packages senken soll, wird von mehreren Verpackungsunternehmen entwickelt. Die meisten Unternehmen in Taiwan erhöhen ihre FOWLP-Produktionskapazitäten, was die Exporte ankurbeln und das Wachstum des Inlandsmarktes unterstützen dürfte. Auch China kontrolliert einen beträchtlichen Anteil des Marktes für anspruchsvolle Verpackungen. Chinas IC-Packaging profitiert derzeit von einer soliden politischen Unterstützung im Zuge der industriellen Entwicklung des Landes. Das rasante Wachstum des chinesischen Verpackungsgeschäfts wurde durch die Expansion des Unterhaltungselektroniksektors sowie die steigende Zahl von Ingenieuren in verwandten Bereichen begünstigt.

Für Nordamerika wird ein jährliches Wachstum von 19,5 % erwartet, was einem Umsatz von 1.271,75 Millionen US-Dollar im Prognosezeitraum entspricht. Die USA dürften aufgrund der weitverbreiteten Nutzung von Unterhaltungselektronik, der Integration modernster Technologien in die Automobilindustrie und anderer Unternehmen, die ihre Investitionen in diesem Bereich konzentriert haben, ein signifikantes Marktwachstum verzeichnen. Die International Trade Association (ITA) schätzt, dass über 82 % der Halbleiter direkt aus den USA exportiert und von US-amerikanischen Tochtergesellschaften im Ausland vertrieben werden. Dies spiegelt die in den USA ansässige Forschung und Entwicklung, die IP-Generierung, das Design und andere wertschöpfende Aktivitäten wider. Laut World Semiconductor Trade Statistics entfallen auf die Region etwa 22 % des globalen Halbleitermarktes, aber über 10 % der diskreten Halbleiterindustrie (WSTS).

Aufgrund fehlender Halbleiterfertigungsaktivitäten verfügt Europa über einen geringen Marktanteil. Es wird prognostiziert, dass die Halbleiternachfrage in der Region weiterhin jährlich wachsen wird, wobei der Markt für fortschrittliche Fan-Out-Gehäuse zusätzlich von der steigenden Beliebtheit von Unterhaltungselektronik profitiert. Um die Wertschöpfungskette für Fertigung und Verpackung in Europa zu revitalisieren, hat die Europäische Union zudem ein Programm für hochentwickelte Gehäuse für Photonik, Optik und Elektronik zur kostengünstigen Fertigung in Europa initiiert. Im Rahmen des von Europa geförderten Projekts smart-MEMPHIS entwickeln Forscher piezoelektrische MEMS-Energiewandler mit Panel-Fan-Out-Technologie. Das System umfasst einen Superkondensator, einen ASIC und einen MEMS-basierten Energiewandler.

Typeneinblick

Das Segment der Ultra-High-Density Fan-Out-Gehäuse (UHD FO) trägt am meisten zum Marktwachstum bei und wird im Prognosezeitraum voraussichtlich mit einer durchschnittlichen jährlichen Wachstumsrate (CAGR) von 22,10 % wachsen. Die Abmessungen der Redistribution Layer (RDL) für UHD FO betragen 5 m x 5 m, mit mehr als 18 Ein- und Ausgängen (I/O) pro Quadratmillimeter. Es kann als verbesserte High-Density-Form betrachtet werden, bei der die Längen- und Querschnittsflächen (L/S) für größere Gehäusegrößen geeignet sind, beispielsweise für HPC-Anwendungen wie Netzwerk- und Rechenzentrumsserver. Im Vergleich zu 2,5D-Silizium-TSV-Interposer-Gehäusen (Through Silicon Via) bietet UHD FO Vorteile für kostengünstige 2,5D-Anwendungen im unteren bis mittleren Preissegment, wie z. B. HPC- oder Servernetzwerke.

Standarddichte- oder Core-Fan-Out-Gehäuse zeichnen sich durch weniger als 6 I/Os pro mm² und eine RDL von über 15/15 m aus und sind für Anwendungen im Consumer- und Mobilbereich konzipiert. Audio-Codecs, Power-Management-ICs, Radarmodule und HF-Komponenten sind Beispiele für Bauteile, die in Standarddichte- oder Core-Fan-Out-Gehäusen zum Einsatz kommen. Qualcomm zählt zu den führenden Anbietern auf dem Fan-Out-Markt. Core-Fan-Out, das bereits für diverse Anwendungen existiert, dürfte aufgrund seiner höheren Integrationskapazität weiter an Popularität gewinnen und WLCSP und Flip-Chip hinsichtlich des Marktanteils übertreffen. Damit wird der enorme Bedarf des Telekommunikationssektors an einem kostengünstigen, kompakten Gehäuse gedeckt, das ICs unabhängig von deren Oberflächen integrieren kann.

Einblick in die Trägerart

Das 300-mm-Segment hält den größten Marktanteil und wird voraussichtlich im Prognosezeitraum mit einer durchschnittlichen jährlichen Wachstumsrate (CAGR) von 15,40 % wachsen. High-Density Fan-Out, das für Anwendungen im mittleren bis oberen Preissegment konzipiert ist, bietet 6 bis 12 I/Os pro mm² und eine Linien-/Abstandsdichte von 15/15 m bis 5/5 m. High-Density Fan-Out Packaging wurde populär, um die Formfaktor- und Leistungsanforderungen für Mobiltelefongehäuse zu erfüllen. Mega-Pillar-Plattierung und die Metallisierung der Redistribution Layer (RDL) sind wesentliche Bestandteile dieser Technik. Eine der bekanntesten Anwendungen von High-Density Fan-Out ist die InFO-Technologie von TSMC. Anwendungen mit einer höheren Pin-Anzahl, wie z. B. Anwendungsprozessoren, stehen im Fokus dieser Technologie.

Organische Substrate aus Epoxidharz-Formmasse (EMC), hergestellt durch thermische Kompression, werden in Fan-Out-Wafer-Level-Packaging-Technologien (FOWLP) eingesetzt. Diese EMC-Wafer ermöglichen die Herstellung dünnerer und schnellerer Chip-Gehäuse ohne Interposer durch Silizium-Vias zu geringeren Kosten als bei Verwendung anorganischer Substrate. Aufgrund ihrer größeren Oberfläche weisen 300-mm-eWLB-Wafer im Vergleich zu 200-mm-Wafern eine höhere Verformung und damit verbundene Prozessschwierigkeiten auf. Aufgrund des hohen Automatisierungsgrades und der damit verbundenen Wertschöpfungsstufen investierte Infineon von Anfang an in den Aufbau einer 300-mm-Linie für die vollautomatisierte Fertigung in Dresden.

Einblick in das Geschäftsmodell

Das Foundry-Segment ist der größte Marktteilnehmer und wird im Prognosezeitraum voraussichtlich mit einer durchschnittlichen jährlichen Wachstumsrate (CAGR) von 20,80 % wachsen. Eine Halbleiter-Foundry, auch Fab oder Halbleiterfabrik genannt, ist im Wesentlichen eine Fabrik, die Produkte wie integrierte Schaltkreise herstellt. Der Hauptgrund für die Existenz einer Halbleiter-Foundry ist die Fertigung von Designs für Unternehmen wie beispielsweise Fabless-Halbleiterhersteller. Ein Unternehmen, das keine eigenen Designs entwickelt, wird als reine Halbleiter-Foundry bezeichnet. Die Fan-Out-Packaging-Technologie wurde zudem erst 2015 von ausgelagerten Halbleitermontage- und Testunternehmen (OSAT) eingesetzt.

Drittanbieter-Dienstleistungen für IC-Gehäuse und -Tests werden von Unternehmen angeboten, die ausgelagerte Halbleitermontage- und Testdienstleistungen (OSAT) anbieten. Im Wesentlichen handelt es sich bei diesen OSATs um Händler. Sie produzieren einen Teil der IC-Gehäuse für IDMs (Integrated Device Manufacturers) und Foundries mit eigener Gehäusefertigung. OSATs erhalten zunehmend Aufträge für Gehäuseauslagerung von Fabless-Unternehmen. Darüber hinaus nutzen sowohl Fabless-Unternehmen als auch ISMs die Dienstleistungen von OSATs. Um die Kapazitäten ihrer eigenen Gehäusefertigung zu erweitern und spezielle Gehäuseanforderungen zu erfüllen, greifen Unternehmen mit eigenen Gehäusefertigungsanlagen auf diese OSAT-Unternehmen zurück.